N-10 | 模拟电路基础：Sallen-Key 滤波器、仪表放大器与 STM32 最小系统

模拟电路是电子工程师的基本功。滤波器设计、运放应用和 MCU 最小系统电路——这三者是硬件设计中最高频出现的电路模块。

一、Sallen-Key 低通滤波器

电路结构

Sallen-Key 是经典的二阶有源低通滤波器拓扑，使用单个运放实现 -40dB/dec 的滚降速率。

设计公式

当 C1 = C2 = C，R1 = R2 = R 时：

公式：f₀ = 1 / (2π × R × C)

• f₀：截止频率（-3dB 点）
• R：电阻值（两电阻相等）
• C：电容值（两电容相等）

设计要点

• 增益由运放外围电阻决定（通常为 1，即电压跟随器形式）
• Q 值（品质因数）由电阻电容比例决定，等阻等容时 Q = 0.5（最平坦响应，即 Butterworth 特性）
• 高频时运放带宽需足够，GBW > 10~100 × f₀ × Gain

二、运算放大器设计原则

1. 输入阻抗尽量大

• 避免信号源负载效应导致测量误差
• 同相输入端 > 1MΩ，必要时加缓冲级

2. 精度由运放本身决定

• 关注参数：Vos（输入失调电压）、Ib（输入偏置电流）、CMRR（共模抑制比）、PSRR（电源抑制比）
• 电阻精度影响增益精度（选用 1% 或 0.1% 精密电阻）

3. 改变增益及频率响应调电阻

• 增益电阻比决定闭环增益，不轻易改电容（电容精度差、温漂大）
• 频率补偿通过反馈回路中的小电容实现

4. CMRR 要够高

• CMRR = 20log(差模增益 / 共模增益)
• 仪表放大器通常 > 100dB
• 电阻匹配度直接影响实际 CMRR

三、三运放仪表放大器

结构

由两级组成：

• 第一级：两个同相放大器并联，提供高输入阻抗和差分增益
• 第二级：差分放大器，将差分信号转为单端输出并抑制共模噪声

特点

• 输入阻抗极高（GΩ 级）
• 增益由单个电阻 RG 调节：G = (1 + 2×R1/RG) × R3/R2
• CMRR 极高，适合小信号传感器放大（应变片、热电偶、ECG 等）

四、STM32 最小系统板

核心电路模块

1. 复位电路

3.3V ── R(10K) ──┬── RST 引脚
                  │
                  C(100nF)
                  │
                 GND

• 上电时电容充电产生低电平复位脉冲
• 按键并联在电容两端，手动复位

2. Boot 选择

| BOOT0 | BOOT1 | 启动区域 | |-------|-------|----------| | 0 | X | 主闪存（Flash，正常运行） | | 1 | 0 | 系统存储器（串口 ISP 下载） | | 1 | 1 | SRAM（调试） |

• 正常运行时 BOOT0 接 GND（10K 下拉）

3. 晶振电路

• 高速晶振（HSE）：8MHz，供内核和外设主时钟
• 低速晶振（LSE）：32.768KHz，供 RTC 实时时钟
• 每个晶振配两个负载电容（通常 10~22pF）

4. 电源管理

• LDO：AMS1117-3.3 或 LM317，将 5V 降至 3.3V 供给 VDD
• VDD：主电源 3.3V
• VDDA：模拟电源（需独立滤波，通常经电感隔离）
• VREF+：ADC 参考电压（接 3.3V 或外部基准）
• VBAT：RTC 后备电池（3V 纽扣电池）
• 内部 1.8V：内核电压（由内部 LDO 产生）

5. 去耦电容

每个 VDD 引脚配 100nF MLCC + 1~10μF 储能电容，尽量靠近芯片引脚。

附：原始学习笔记手稿